11 december 2024
0 Reactie(s)

11 december 2024

IBM kondigt doorbraak aan in opticatechnologie voor snellere en duurzamere AI-verwerking

IBM kondigt nieuw onder­zoek aan in optica­tech­no­logie dat de effici­ëntie en presta­ties van datacen­ters bij het trainen en uitvoeren van genera­tive AI-modellen ingrij­pend kan verbe­teren. Onder­zoe­kers hebben een innova­tief proces ontwik­keld voor co-packaged optica (CPO), de volgende generatie optica­tech­no­logie, die verbin­dingen in datacen­ters met de snelheid van licht mogelijk maakt en bestaande elektri­sche verbin­dingen op korte afstand aanvult. 

Met de ontwik­ke­ling en assem­blage van de eerste succes­volle polymeren optische golfge­leider (Polymer Optical Waveguide, PWG) laat IBM zien hoe CPO de gegevens­over­dracht met hoge bandbreedte tussen chips, print­platen en servers in de compu­ter­in­du­strie funda­men­teel zal herdefiniëren.

Glasve­zel­tech­no­logie maakt tegen­woordig snelle datatrans­missie over lange afstanden mogelijk door gebruik te maken van licht in plaats van elektri­ci­teit. Hoewel datacen­ters glasvezel inzetten voor externe commu­ni­catie, vertrouwen de interne racks binnen datacen­ters groten­deels nog op koper-gebaseerde elektri­sche bedra­ding. Deze bedra­ding verbindt GPU-accele­ra­tors, die vaak meer dan de helft van de tijd inactief blijven terwijl ze wachten op gegevens van andere apparaten tijdens omvang­rijke, gedis­tri­bu­eerde trainings­pro­cessen. Dit leidt tot aanzien­lijke kosten en een hoog energie­ver­bruik.

De onder­zoe­kers hebben aange­toond hoe de snelheid en capaci­teit van optische techno­logie kan worden geïnte­greerd in de interne werking van datacen­ters. IBM intro­du­ceert een proto­type van een CPO-module (Co-Packaged Optics) die hoge-snelheids optische connec­ti­vi­teit mogelijk maakt. Deze techno­logie kan de bandbreedte van datacen­ter­com­mu­ni­catie aanzien­lijk verhogen, de inacti­vi­teit van GPU’s minima­li­seren en de verwer­king van AI drastisch versnellen.

De voordelen van de nieuwe CPO-technologie:

  • Lagere kosten voor het opschalen van genera­tive AI, dankzij een meer dan vijfvou­dige vermin­de­ring van het energie­ver­bruik in verge­lij­king met elektri­sche verbin­dingen op middel­lange afstand, en een verlen­ging van de kabel­lengte in datacen­ters van enkele meters tot honderden meters.
  • Snellere AI-model­trai­ning, waarbij devel­o­pers een Large Language Model (LLM) tot vijf keer sneller kunnen trainen met CPO dan met conven­ti­o­nele elektri­sche bedra­ding. Dit kan de tijd voor het trainen van een standaard LLM verkorten van drie maanden tot drie weken, met grotere presta­tie­voor­delen bij gebruik van grotere modellen en meer GPU’s.
  • Snellere training van AI-modellen, met CPO kunnen devel­o­pers een Large Language Model (LLM) tot vijf keer sneller trainen dan met tradi­ti­o­nele elektri­sche bedra­ding. Hierdoor kan de trainings­tijd van een standaard LLM worden verkort van drie maanden naar drie weken, met nog meer voordelen bij grotere modellen en meer GPU’s.
  • Verbe­terde energie-effici­ëntie voor datacen­ters, waardoor energie wordt bespaard die gelijk is aan het jaarlijkse elektri­ci­teits­ver­bruik van 5000 huishou­dens per getraind AI-model.

“Genera­tieve AI vraagt om steeds meer energie en reken­kracht, waardoor datacen­ters moeten evolu­eren. Co-packaged optica kan deze datacen­ters toekomst­be­stendig maken”, zegt Dario Gil, Senior Vice Presi­dent en director research bij IBM. “Met deze doorbraak zullen de chips van morgen commu­ni­ceren zoals glasve­zel­ka­bels nu data in en uit datacen­ters trans­por­teren. Dit markeert het begin van een nieuw tijdperk van snellere, duurza­mere commu­ni­catie die de AI-workloads van de toekomst aankan.”

Tachtig keer snellere bandbreedte dan huidige chip-to-chipcommunicatie

Recente vooruit­gangen in chiptech­no­logie hebben geleid tot een hogere transis­to­ren­dicht­heid op chips, waarbij de 2 nanometer node-chiptech­no­logie van IBM meer dan 50 miljard transis­tors kan bevatten. CPO-techno­logie heeft tot doel de verbin­dings­dicht­heid tussen accele­ra­tors te verhogen door chipma­kers in staat te stellen optische verbin­dingen toe te voegen die chips op een elektro­nisch module verbinden, voorbij de beper­kingen van de huidige elektri­sche verbin­dingen. 

IBM heeft aange­toond hoe nieuwe optische struc­turen met hoge bandbreed­te­dicht­heid, gecom­bi­neerd met het gebruik van meerdere golflengtes per optisch kanaal, de bandbreedte tussen chips tot wel 80 keer kunnen vergroten in verge­lij­king met elektri­sche verbin­dingen. IBM’s innovatie maakt het mogelijk om zes keer zoveel optische vezels aan de rand van een siliconen-fotonic­schip toe te voegen, wat wordt aange­duid als ‘beach­front density’, verge­leken met de huidige stand van de techniek in CPO-techno­logie. Elke vezel, die ongeveer drie keer zo breed is als een mensen­haar, kan lengtes van centi­me­ters tot honderden meters beslaan en terabits aan data per seconde overdragen. Het IBM-team heeft een PWG met hoge dicht­heid geassem­bleerd op optische kanalen met een pitch van 50 micro­meter, adiaba­tisch gekop­peld aan siliconen-fotonics-golflengtes, gebruik­ma­kend van standaard assemblageverpakkingsprocessen.

Daarnaast heeft IBM aange­toond dat deze CPO-modules met PWG op een pitch van 50 micro­meter de eerste zijn die alle stress tests hebben doorstaan die nodig zijn voor de productie. De compo­nenten werden getest in omgevingen met hoge lucht­voch­tig­heid en tempe­ra­turen varië­rend van ‑40°C tot 125°C en onder­gingen mecha­ni­sche duurzaam­heids­tests om te verifi­ëren dat de optische verbin­dingen kunnen buigen zonder te breken of gegevens te verliezen. Boven­dien heeft het onder­zoek aange­toond dat PWG-techno­logie met een pitch van 18 micro­meter mogelijk is. Door vier PWG’s te stapelen, kunnen tot 128 kanalen voor connec­ti­vi­teit worden gerea­li­seerd op deze pitch.

Vooruitgang in halfgeleidertechnologie

CPO-techno­logie biedt een nieuwe manier om te voldoen aan de steeds grotere prestatie-eisen van AI, met het poten­tieel om commu­ni­catie tussen modules van elektrisch naar optisch te trans­for­meren. Dit versterkt IBM’s lange geschie­denis van leider­schap in halfge­lei­de­r­in­no­vatie, die onder andere de ontwik­ke­ling van de eerste 2 nm node-chip, de intro­ductie van 7 nm en 5 nm proces­tech­no­lo­gieën, Nanos­heet-transis­tors, verti­cale transis­tors (VTFET), single-cell DRAM en chemisch versterkte fotomas­kers omvat.

De ontwerp‑, model­le­ring- en simula­tie­werk­zaam­heden voor CPO werden uitge­voerd in Albany, New York, dat recent werd gekozen door het Ameri­kaanse minis­terie van Handel als de thuis­basis van Amerika’s eerste Natio­nale Halfge­lei­der­tech­no­lo­gie­cen­trum (NSTC), de NSTC EUV Accele­rator. Proto­types werden geassem­bleerd en modules getest in de facili­teit van IBM in Bromont, Quebec, een van de grootste chipas­sem­blage- en testlo­ca­ties in Noord-Amerika. Gelegen in de Northeast Semicon­ductor Corridor tussen de Verenigde Staten en Canada, heeft IBM’s Bromont-fabriek al decen­nia­lang de leiding in chipverpakkingstechnologie.

Redactie@DCpedia

Redactie@DCpedia

0 Reactie(s)

5 weergaven

0 Reactie(s)

0 reacties

Een reactie versturen

Je e-mailadres wordt niet gepubliceerd. Vereiste velden zijn gemarkeerd met *

Reacties gesloten

De reactiemogelijkheid is verlopen. (14 dagen)

Nieuwsbrief

Pin It on Pinterest

Share This